Universidad de Buenos Aires
Facultad de Ingeniería
Año 2026 – 1.er Cuatrimestre

Taller de Diseño de Circuitos Electrónicos

Proyecto Integrador – Checkpoint 2

Grupo 5

Lautaro García Vitale	110028	lagarciav@fi.uba.ar
Santiago Manuel Cabrera	110445	smcabrera@fi.uba.ar
Francisco Javier Moya	109899	fjmoya@fi.uba.ar

Tutor: Federico Gabriel D'Angiolo.

Docentes: Julio Guillermo Zola, Marcelo Adrián Bruno, Sergio Quinteros y Juan Guido Salaya.

Resumen

El presente informe detalla el desarrollo del segundo *checkpoint* del proyecto integrador, enfocado en asegurar la estabilidad dinámica y la integridad física del regulador lineal LDO diseñado previamente.

En primer lugar, se realiza un análisis exhaustivo de la respuesta en frecuencia mediante el estudio de los diagramas de Bode para los lazos de realimentación de tensión y corriente. Se evalúan los márgenes de fase y de ganancia para determinar la estabilidad del sistema y, en caso de ser necesario, se proponen e implementan redes de compensación de frecuencia que garanticen un comportamiento robusto frente a transitorios.

Posteriormente, se aborda el análisis térmico del regulador, considerando las condiciones críticas de operación y la potencia disipada por el transistor de paso. Este estudio permite dimensionar y seleccionar el disipador de calor adecuado para mantener las temperaturas de juntura dentro de los límites de seguridad.

Finalmente, se presenta el diseño definitivo del circuito impreso (PCB) en entorno CAD, optimizando el ruteo de las pistas de potencia y señal, así como la disposición de los componentes para facilitar la posterior implementación física y validación experimental del sistema.

Índice

1. Introducción **3**

2. Compensación **3**
2.1. Lazo de tensión 3
2.2. Lazo de corriente 8

3. Análisis térmico y elección del disipador **11**

4. Diseño del PCB **13**

5. Conclusiones **14**

6. Bibliografía **14**

1. Introducción

El diseño de una fuente de alimentación para entornos industriales y automotrices exige no solo precisión en los niveles de tensión continua, sino también robustez frente a variaciones dinámicas y condiciones térmicas adversas. En el primer checkpoint de este proyecto, se estableció la topología del regulador lineal LDO, basada en un par diferencial con carga activa y una etapa de potencia cuasi-darlington, integrando además una protección de tipo *foldback*.

Si bien el diseño estático garantiza una salida de 5 V y una limitación de corriente adecuada, el comportamiento del sistema en el dominio de la frecuencia y su gestión térmica son fundamentales para su viabilidad física. Un regulador con alta ganancia de lazo, como el propuesto, corre el riesgo de volverse inestable y oscilar si los márgenes de fase no son suficientes ante la presencia de múltiples polos en la función de transferencia.

En este contexto, el presente informe aborda la segunda etapa del diseño circuital e integración. Los objetivos principales son:

- Analizar la estabilidad de los lazos de control de tensión y corriente mediante diagramas de Bode, aplicando técnicas de compensación de frecuencia si el margen de fase resulta insuficiente.
- Evaluar el comportamiento térmico del transistor de paso TIP32, calculando la resistencia térmica necesaria para evacuar el calor generado y seleccionando un disipador comercial compatible.
- Documentar el diseño del PCB, considerando criterios de integridad de señal y manejo de altas corrientes para la posterior fabricación del prototipo.

2. Compensación

2.1. Lazo de tensión

En esta sección se analizará la estabilidad del lazo de tensión en `LTSpice`, para lo cual se utilizó el circuito de la Figura 1.



Figura 1: Circuito utilizado para medir el lazo de tensión

En el mismo, la fuente de tensión `AC 1` funciona como la entrada a una de las terminales del par diferencial y se mide la salida del realimentador f (nodo A), obteniendo así la transferencia $L = a \cdot f$. El capacitor unido a la base de Q3 es el capacitor de compensación, que en principio es de 0 F.

Como puede verse en las directivas, la capacidad C_L puede tomar 2 valores, 1 µF y 15 µF. Además, la carga puede variar entre 3.4 Ω y 50 Ω, por lo que se tienen 4 circuitos distintos para compensar. Para hacer la tarea más simple se optó por compensar el circuito con el peor margen de fase, lo que compensaría a todos a la vez. Luego de un breve análisis de obtuvo que el peor caso se da para la combinación $R_L = 50\Omega$ y $C_L = 1\,\mu\text{F}$, cuyo diagrama de Bode se muestra el la Figura 2



Figura 2: Lazo de tensión sin compensar para $R_L = 50\Omega$ y $C_L = 1\,\mu\text{F}$

Se observa que el margen de fase es muy chico, por lo que el circuito está al borde de la inestabilidad. Por otro lado, se observa que el polo dominante está a aproximadamente 100 kHz. Analizando el circuito, puede intuirse que el polo dominante se debe al nodo de salida del par diferencial, ya que este es el nodo con más capacitores unidos. Habrá entonces una capacidad y una resistencia equivalentes entre el nodo y tierra, lo que implicaría un valor para el polo dominante de $p = \frac{1}{2\pi R_N C_N}$. Por lo tanto, puede agregarse un capacitor entre el nodo y tierra, el cual se sumaría al valor de la capacidad ya presente en el nodo y reduciría la frecuencia del polo dominante.

Para estimar un valor para el capacitor de compensación, puede calcularse de forma aproximada la capacidad equivalente del nodo C_N usando la técnica de reflexión de Miller.

$$C_N = C_{\mu 1} + C_{\mu 2} + C_{\mu 3} \cdot (1 + g_{m3}\, r_{\pi 4}) = 22\,\text{pF} \tag{1}$$

En esta ecuación los valores de la resistencia, transconductancia y capacidades se obtuvieron de una simulación `.op` de `LTSpice`. Cabe aclarar que este resultado es solo una aproximación, ya que se hicieron varias simplificaciones, como que la ganancia base-colector de Q3 era 1 y que en frecuencia el capacitor C_L es un cortocircuito.

En cualquier caso, se necesita disminuir el valor del polo dominante en por lo menos 3 décadas, de forma tal de disminuir la frecuencia de cruce por 0 dB y llevarla a una donde todavía haya suficiente fase. Por lo tanto, debe elegirse un capacitor 3 órdenes de magnitud superior a C_N. Eso da un capacitor del orden de las decenas de nF, pero es preferible usar uno de un orden de magnitud mayor para hacer al circuito robusto ante



Figura 3: Diagrama de Bode del lazo de tensión compensado

posibles variaciones en los valores de los componentes. De esta forma, se probaron valores comerciales para capacitores entre 100 nF y 1 µF y se eligió un capacitor de 330 nF.

El diagrama de Bode del lazo de tensión compensado se muestra en la Figura 3

Para apreciar el efecto de la compensación, se simularon las respuestas al escalón del lazo sin compensar y el compensado.



(a) Respuesta al escalón sin compensar



(b) Respuesta al escalón compensada

Figura 4: Respuestas al escalón

2.2. Lazo de corriente

De forma análoga, se procede a analizar la estabilidad del lazo de corriente. Para ello, se utilizó el circuito de la Figura 5.



Figura 5: Circutio utilizado para obtener el Bode del lazo de corriente

Nuevamente, el objetivo es hallar el bode de $L = a \cdot f$. Cabe aclarar que en el lazo de corriente el bloque a son los transistores en configuración cuasi-darlington, mientras que el bloque f está compuesto por la resistencia de sensado, el OpAmp y el transistor de drenaje. Por lo tanto, se abre el circuito entre la base de Q3 y el colector de Q5, se inyecta una corriente alterna y se toma la salida como la corriente del colector de Q5, indicado en la Figura 5 como nodo B. De esta forma, se obtuvo el bode de la Figura 6. Nuevamente, se compensará el pero caso, que se produce para $C_L = 1\,\mu\text{F}$



Figura 6: Lazo de corriente sin compensar

De este gráfico se concluye que es necesario añadir fase en las frecuencias del orden de los 100 kHz, por lo que debe añadirse un cero una década antes. Se añadirá entonces una resistencia en serie con el capacitor de 330 nF ya agregado. De esta forma, se obtendría un cero en $z = \frac{1}{2\pi RC}$. De esta cuenta se despeja la resistencia para obtener un rango aproximado para la misma.

$$R = \frac{1}{2\pi C z} = \frac{1}{2\pi \cdot 330\,\mathrm{nF} \cdot 10\,\mathrm{kHz}} \approx 50\Omega \tag{2}$$

Por lo tanto, se necesita una resistencia del orden de las decenas de Ohm. Probando distintos valores comerciales, se obtiene que para $R = 22\,\Omega$ el lazo se estabiliza satisfactoriamente. En las Figuras 7a y 7b se muestran los diagrama de bode del lazo de corriente compensado para ambos casos de la capacidad de carga.



(a) Lazo de corriente compensado para $C_L = 1\mu F$



(b) Lazo de corriente compensado para $C_L = 15\mu F$

Figura 7: Lazos de corriente compensados

Puede notarse que ahora, el pero caso se da para $C_L = 15\,\mu\text{F}$. Finalmente, se simuló la respuesta al escalón para el circuito con y sin compensación. El circuito usado puede verse en la figura 8



Figura 8: Circuito utilizado para medir la respuesta al escalón



(a) Respuesta al escalón sin compensar



(b) Respuesta al escalón compensada

Figura 9: Respuestas al escalón

3. Análisis térmico y elección del disipador

Según la hoja de datos del TIP32, la temperatura de juntura máxima $\left(T_j^{\max}\right)$ es de 150 °C, la resistencia térmica juntura-a-ambiente máxima $\left(\theta_{ja}^{\max}\right)$ es 62,5 °C/W y la resistencia térmica juntura-a-carcasa máxima $\left(\theta_{jc}^{\max}\right)$ es 3,125 °C/W. Esto corresponde a una potencia disipada máxima $P_d^{\max} = 2\,\text{W} \quad @ \quad T_a = 25\,°\text{C}$ y $P_d^{\max} = 40\,\text{W} \quad @ \quad T_c = 25\,°\text{C}$.

La tensión del transistor de paso es la siguiente.

$$\begin{aligned} V &= V_{\text{REG}} - IR_S - V_O \\ &= 4,5\,\text{V} - 990\,\text{m}\Omega\, I \end{aligned}$$

De esta forma, la potencia que consume es

$$P_c = V \cdot I = 4,5\,\mathrm{V}\,I - 990\,\mathrm{m}\Omega\,I^2,$$

por lo que para calcular la potencia consumida máxima basta con encontrar el máximo de esa parábola, teniendo en cuenta que el circuito está limitado a una corriente de 1,5 A y que se adopta un único sentido de flujo positivo.

$$P_c^{\max} = \operatorname*{máx}_{0 \leq I \leq 1,5\,\mathrm{A}} P_c(I) = 4,5225\,\mathrm{W} \quad @ \quad I = 1,5\,\mathrm{A}$$

En la Figura 10 se observa el modelo aplicado al cálculo del disipador mediante la Ley de Ohm Térmica.



Figura 10: Modelo de la Ley de Ohm Térmica.

Nótese que generalmente θ_{ca} es mucho mayor que $\theta_{cs} + \theta_{sa}$, por lo que se desprecia.

Suponiendo un caso extremo de temperatura ambiente $T_a = 38,5$ °C, se obtiene

$$\theta_{ja} = \frac{T_j - T_a}{P_c^{\max}} \approx 24,65\,°\mathrm{C/W}\,.$$

La resistencia térmica disipador-a-ambiente (θ_{sa}) es la informada por el fabricante, la cual se obtiene como

$$\theta_{sa} = \theta_{ja} - \theta_{jc} - \theta_{cs}\,.$$

La resistencia carcasa-a-disipador (θ_{cs}) se va a minimizar usando mica con grasa térmica (∼0,5 °C/W), por lo que se obtiene

$$\theta_{sa} \approx 21\,°\mathrm{C/W}\,.$$

El disipador D-5235FD tiene exactamente esa resistencia térmica, por lo que es el elegido. Además, sus dimensiones son de (20 × 20 × 20) mm y su espesor es de 1,5 mm.

4. Diseño del PCB

Sobre el diseño hecho previamente se desarrolló un PCB en `KiCAD`.



(a) Esquemático



(b) PCB

Figura 11: PCB diseñado en `KiCAD`



Figura 12: PCB

El PCB cuenta con un anillo de tierra que rodea a todos los componentes. El mismo reduce la interferencia electromagnética y permite acceder fácilmente al nodo de tierra desde cualquier componente. Además, cabe destacar que la pista que une al transistor de paso con la carga es de un ancho mayor, ya que por la misma podrías circular hasta 1.5 A. Por último, para los resistores que forman la resistencia de sensado se eligieron modelos capaces de disipar toda la potencia necesaria (hasta 2 W).

5. Conclusiones

En este informe se analizó la estabilidad de los lazos de tensión y corriente desarrollados en la entrega anterior. Ambos resultaron inestables o presentaron márgenes de fase muy pequeños, por lo que fue necesario compensar con una red RC.

En cuanto al lazo de tensión, el peor de los casos presenta un margen de fase de 53° luego de la compensación.

Por otro lado, el lazo de corriente presenta un margen de fase de 59° para el peor de los casos. De esta forma, ambos lazos resultan estables y robustos ante posibles dispersiones de los valores de los componentes.

Asimismo, se realizaron los cálculos necesarios para añadir un disipador al circuito. En base a ellos, se optó por el disipador D-5235FD.

Por último, se diseñó un PCB en el cual implementar el circuito.

6. Bibliografía

[1] P. R. Gray, P. J. Hurst, S. H. Lewis y R. G. Meyer, *Analysis and Design of Analog Integrated Circuits*. Hoboken, NJ: Wiley, 5ta ed., 2009.

[2] STMicroelectronics, "TIP32C: Power transistor.", 2006.

[3] Texas Instruments, "TL431, TL432: Precision Programmable Reference.", 2025.

[4] ON Semiconductor, "BC556B, BC557A, B, C, BC558B: Amplifier transistors (PNP Silicon).", 2007.

[5] Fairchild Semiconductor, "BC547, BC547A, BC547B, BC547C: NPN General Purpose Amplifier.", 1997.

[6] Semiconductores y Componentes, "Disipadores.", s.f.